UVM phase的用法研究------个人总结

xiaoyuer598 · 发表于 2014-8-23 23:04:32

前辈可以介绍一下学习经验不，目前看了2遍SystemVerilog验证，把张强前辈的那本书前9章看了2遍，并把例子跑通了，接下来不知道如何下手了，求指导，不胜感激！

asic_wang · 发表于 2014-8-23 23:34:32

回复 91# xiaoyuer598
首先前辈完全不敢当，大家交流是可以的。

理论-》实践-》理论-》实践… 你可能觉得太虚了，但是提高的过程就是此，至少我的感悟是这样的。
我个人希望做到的知识结构是首先面要足够广（我特别不喜欢知识面过窄），然后在自己从事或热爱的方面要足够深（当然这个深度是对我们做工程项目而言，毕竟我们不是做学术方向）；我觉得没有广度深度很难达到，个人感受而已，希望能对你有帮助。