设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 2 3 4 5 678 9 10 11 ... 80 / 80 页下一页

发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

发表于 2013-7-23 10:40:48 | 显示全部楼层

瞧瞧的。。。~~~

回复支持反对

发表于 2013-7-23 22:48:08 | 显示全部楼层

按规范写不容易出错

回复支持反对

发表于 2013-7-26 16:56:14 | 显示全部楼层

真心不错的资料

回复支持反对

发表于 2013-8-2 08:46:10 | 显示全部楼层

比较有用呵呵

回复支持反对

发表于 2013-8-13 10:33:14 | 显示全部楼层

这个必须顶

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-8-13 13:46:45 | 显示全部楼层

回复 1# knight0123

谢谢！很好！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-8-13 14:36:14 | 显示全部楼层

好东西就多收藏一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-8-17 16:12:50 | 显示全部楼层

谢楼主分享～

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-8-17 21:44:34 | 显示全部楼层

学习一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-8-21 10:26:13 | 显示全部楼层

谢谢分享！

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 06:53 , Processed in 0.022297 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表