在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: knight0123

[资料] 华为海思采用的verilog编码规范

[复制链接]
发表于 2016-3-21 15:43:06 | 显示全部楼层
123154154515153
发表于 2016-4-11 22:53:17 | 显示全部楼层
楼主辛苦了。
发表于 2016-4-12 16:35:33 | 显示全部楼层
在海思待了好多年,觉得海思最好的一点就是有一个很严格的verilog编码规范,每个新进的员工都必须严格遵守。
海思的编码规范就是参考这篇文章。(90%以上相同)。         该文章主要从8个方面,来阐述对verilog的编码规范的要求。并且每一条规范都有相应的等级。 这8个方面主要是:
    1,命名规范;
    2,文件头规范;
    3,注释规范;
    4,编码风格;
    5,DFT要求;
    6,仿真要求;
    7,STA要求;
    8,综合要求;
   

好的编码规范不仅能增加代码的整洁、可读性;更能够减少bug产生的可能性,以及对后期DFT,STA和综合都产生良好的影响。

verilog代码规范.pdf (874.47 KB)
发表于 2016-4-12 23:08:42 | 显示全部楼层
支持一下,看看。
发表于 2016-4-13 09:13:34 | 显示全部楼层
值得借鉴一下。感谢!!
发表于 2016-4-13 15:36:53 | 显示全部楼层
回复 1# knight0123


    收藏
发表于 2016-4-17 19:09:01 | 显示全部楼层
谢谢分享
发表于 2016-4-18 10:42:44 | 显示全部楼层
极限特工西瓜影音
发表于 2016-4-18 20:45:33 | 显示全部楼层
谢谢分享
发表于 2016-4-20 17:03:17 | 显示全部楼层
想看一看,海思是做ARM芯片的吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 10:12 , Processed in 0.027547 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表