求教AGC环路建立时间

epicyun · 发表于 2013-3-12 22:31:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求教了解的同学指点
我用的AGC结构式：VGA+peak detector+误差放大器+Loop filter+指数产生电路（反馈控制VGA增益），基本能实现稳幅的作用，但是整个环路的建立时间需要400us。原因是后面的Loop filter的RC值较大，但是如果RC值调小的话，整个环路增益不稳定。现在就想了解AGC环路建立时间应该控制在哪个范围合理？（本设计要应用于接收机零中频的滤波器后端）
其次，看到有的AGC结构采用的是：VGA+peak detector+Loop filter+误差放大器+指数产生电路，不知道这两个结构在环路建立时间长短上有什么区别？
如果有牛人能通俗地解释一下AGC响应时间与环路稳定时间的区别就太好了！
跪谢

epicyun · 发表于 2013-3-12 22:32:54

补充一下，本设计的AGC是峰值型AGC，就是检测波形的最大值来确定环路增益的

[求助] 求教AGC环路建立时间

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2