带隙基准周期性抖动问题

钐钐 · 发表于 2013-7-15 21:21:21

回复 9# christfer

这个都加了。。整个环路PSRR最差时在40多DB,而且很怪异，是不是哪里出错了，贴个图

xiaowanzi88 · 发表于 2013-7-16 09:11:22

这种情况不是PSR+差的问题，没那么简单。从交流分析看，很可能有管子工作在线性区。100MHz PSR+是这样的一种分布，个人经验看，完全是错误的，不知楼主为何会相信这个结果？出现振荡那是各种问题的叠加了。建议你检查每个管子的工作状态，一步步来完成调试和仿真验证。

wswy · 发表于 2013-8-3 17:33:08

怎么可能是psrr的问题呢，要做成这么烂psrr也不容易

梦想天空123 · 发表于 2016-8-18 16:03:24

请问怎么改善PSRR

demon0821 · 发表于 2016-8-20 14:54:22

楼主的仿真结果有问题的，楼上的PSRR，一般看你什么结构了
如果是LDO，NMOS的PSRR要好一些

chengji1999 · 发表于 2016-8-21 16:45:39

20us的周期，需要加的RC有点大

jeffej · 发表于 2018-12-24 16:35:24

顶一个，多谢 ~!!

[求助] 带隙基准周期性抖动问题