设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › verilog中的参数文件
返回列表 发新帖
查看: 1645|回复: 1

[求助] verilog中的参数文件

[复制链接]
zerorenee
发表于 2013-2-27 16:37:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
如何将工程中各个模块所需的常量参数定义在一个单独的参数文件里？
工程, 如何

相关帖子

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复

举报

chen.gang.2012
发表于 2013-3-1 12:24:28 | 显示全部楼层
用parameter定义
然后在需要的module里include这个参数文件即可。

另外一种方法是用define定义宏。
这是全局的，任何模块都可以直接用。
畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 03:36 , Processed in 0.024904 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表