IEEE 1800-2012 systemverilog standard 最新标准

lujunfeng111 · 发表于 2013-3-8 11:17:55

新标准这么快就出来了。

飞扬紫百合 · 发表于 2013-3-8 12:17:32

是已经颁布的还是要提审的会议draft？

dmq0420 · 发表于 2013-3-8 13:42:59

比起1800-2009有什么不一样吗？

回复 1# pinpinse

pinpinse · 发表于 2013-3-13 14:57:35

比起1800-2009有什么不一样吗？

回复 pinpinse
dmq0420 发表于 2013-3-8 13:42

登录/注册后可看大图

记得好像支持重载了，其他的就不知道了。从工作实际来说，还是以研究为主，现在的EDA tool不可能马上支持

pinpinse · 发表于 2013-3-14 09:03:38

是已经颁布的还是要提审的会议draft？
飞扬紫百合发表于 2013-3-8 12:17

登录/注册后可看大图

正式版标准

pinpinse · 发表于 2013-3-14 09:07:37

记得好像支持重载了，其他的就不知道了。从工作实际来说，还是以研究为主，现在的EDA tool不可能马 ...
pinpinse 发表于 2013-3-13 14:57

登录/注册后可看大图

惭愧，今天搜了一下2012的标准，好像还只是operator overload，没有function overload。

pinpinse · 发表于 2013-3-14 09:36:12

关于2012的变化，在网上看到这么一段话，有帮助，大家看看
~~~~~~~~~~
Now, a short three years later, the SystemVerilog IEEE 1800-2012 LRM is ready having addressed 225 issues. The majority of these issues are clarifications and corrections to the existing LRM. However, a few enhancements ranging from the simple removal of the restriction on non-blocking assignments to class members to the major addition of multiple class interface inheritance made their way into the new LRM. A number of those enhancements will undoubtedly be presented at the upcoming Design & Verification Conference.
~~~~~~~~~~~

yadog · 发表于 2013-3-14 10:01:52

sp。。。。

bohemia719 · 发表于 2013-3-14 10:08:16

多谢多谢

yopong · 发表于 2013-5-2 14:23:25

very good. it very useful

[资料] IEEE 1800-2012 systemverilog standard 最新标准

站长推荐 /2