设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › QuartusII中的Carry_Sum进位原语怎么用，例如做一个加法 ...

发新帖

查看: 7156|回复: 3

QuartusII中的Carry_Sum进位原语怎么用，例如做一个加法器？

发表于 2004-5-13 14:27:38 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在FPGA中因为有快速进位链，使辛辛苦苦做出来的快速加法器与用行为描述语句写出来的加法器（如C <= A +B；）相比一点优势都没有，如果用进位原语写是否能好一些？至少使快速加法器比用行为描述语句写的要快。 :em06:

相关帖子

回复

发表于 2004-5-13 14:32:58 | 显示全部楼层

QuartusII中的Carry_Sum进位原语怎么用，例如做一个加法器？

Carry_Sum使用的时候有什么诀窍？为什么我用的时候，编译报告显示有些被忽略了，而有些不会？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2004-5-13 15:28:48 | 显示全部楼层

QuartusII中的Carry_Sum进位原语怎么用，例如做一个加法器？

用altera提供的兆功能块

回复支持反对

楼主| 发表于 2004-5-13 15:38:26 | 显示全部楼层

QuartusII中的Carry_Sum进位原语怎么用，例如做一个加法器？

Of cause I know to use the Carry_sum megacore, but it output is the copy of it's input signal and it consume 2 LE. I'm confused!

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 23:47 , Processed in 0.020454 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表