设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog Coding Style for Efficient Digital Design

12 / 2 页

发新帖

楼主: mirrorman8037

Verilog Coding Style for Efficient Digital Design

发表于 2010-12-19 23:00:54 | 显示全部楼层

回复 1# mirrorman8037

回复支持反对

发表于 2010-12-19 23:18:17 | 显示全部楼层

dddddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-5-10 05:55:55 | 显示全部楼层

thanks!

回复支持反对

发表于 2011-8-5 00:33:25 | 显示全部楼层

thanks

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:59 , Processed in 0.016183 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表