设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 为什么画版图时多打孔可以减小接触电阻 ...

发新帖

查看: 2595|回复: 1

[求助] 为什么画版图时多打孔可以减小接触电阻

发表于 2013-1-17 16:17:51 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

电阻.BMP

、刚才发的帖子没有图片不知道怎么回事希望这下有图

这个电阻怎么算的还有V3、V2、V1大小关系
多谢啦

相关帖子

回复

发表于 2013-1-18 23:49:55 | 显示全部楼层

本帖最后由 fuyibin 于 2013-1-19 07:49 编辑

不就是一个坐在nwell中的p+ od 电阻，v3是nwell bias 接最高电位，孔多当然好电阻小，就像修马路修成一车道和八车道能一样么？

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-28 17:09 , Processed in 0.019194 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表