在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6073|回复: 3

[求助] 上华0.25umBCD工艺

[复制链接]
发表于 2013-1-8 11:26:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在学习上华0.25BCD工艺,对其design rule 中的NFBLK这一层的用处不大明白,只给出了它与TB之间的间距,我画高压pmos时觉得这个rule挺奇怪的,不知道怎么弄。还有PK、PB这两层又是怎么回事啊,一定要有这两层吗?求解释,谢谢!
发表于 2013-2-22 12:21:14 | 显示全部楼层
NFB是辅助层,制版时候不做的,只是为了定义一些关键区域需要。PK是制版,PB这个层次是p-body,做功率器件的base。还有问题的话可以Q我
发表于 2014-12-23 09:45:14 | 显示全部楼层
回复 2# yaoguoliang007


    请问这个工艺的衬底默认是p型衬底吧?它的DMOS里面有很多层不理解有什么用,楼主能否详细解释一下?
发表于 2015-1-27 22:23:20 | 显示全部楼层
能否共享个design rule 出来看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 06:25 , Processed in 0.026089 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表