最近使用了一款ADI的频率合成芯片ADF4156，在使用中遇到以下问题，请各位大神给予解答，非常感谢！ 1. 在代码写入该芯片后，如何确定代码已经写入或者状态是否正常？
2.关于CP管脚的示波器波形是什么样子的？或其境环路滤波后的波形是怎样的？为什么我检测不到
3.锁相环电路中VCO反馈通过18Ω电阻进行功率分配，通过51欧姆电阻作阻抗匹配，电路板上走线是否还用50欧姆微带线？
4.为什么我使用FPGA写入程序后，测量RFinA电压为1.94V，CP管脚电压0V，锁定指示3.1V，请问该状态正常吗？
5.PLL、VCO开环调制中的调制信号在进入VCO时与环路滤波器输出信号是怎么叠加的？即硬件上是怎么实现的？运放构成的加法器吗？如果是的话有没有推荐的运放（1Mbps码速率）
问题1：使用FPGA写入程序后，测量模拟锁定指示（带上拉电阻和积分电路），均为高电平3.3V。未写入程序时也是3.3V高电平。FPGA配置时序如附件所示，MUXout管脚（悬空）输出的R Counter Output、N Counter Output分别只有四个2MHz（鉴相频率）的脉冲。请问检测R Counter Output、N Counter Output测量的波形是一直都有还是持续几个周期就不发了？另外我还试了数字DLD，一直是低电平。供电电压，晶振输入都没问题。配置芯片前测量压控反馈到RFinA的信号电压为0V，配置后测量为1.94V。测量压控输入前端的电压始终为0V。按照设计，该电压应为2V左右才对。还有其他的检测方法吗？请推荐一下。
问题2：配置R0寄存器时，MUXout control 的几个参数设为R Counter Output时检测是不是鉴相频率？N Counter Output对应什么指标？其他的呢？这些参数的波形是不是一直都存在？还是只持续输出若干周期？
问题3：寄存器R1中有个12bit 相位值，推荐的配置为1，该参数的设置与PLLsim软件的相位有无对应关系？我在PLLsim软件中相位是40°，MOD=600，那么计算出来该配置应为40°*（360°/mod），是这样算吗？
问题4：电路板阻抗不匹配对环路的影响大吗（VCO部分）？
| 
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2012-12-25 23:18:46
