设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › pcie操作的TLP包为什么会有4K边界？
12
返回列表 发新帖
楼主: toneytang

[讨论] pcie操作的TLP包为什么会有4K边界？

[复制链接]
huatiantian
发表于 2015-5-17 11:01:33 | 显示全部楼层
多谢，太有用了！！！！！！！！正在找
回复 支持 反对

举报

xduryan
发表于 2015-5-21 09:42:09 | 显示全部楼层
学习了，也一直想问这个问题
回复 支持 反对

举报

菜鸟要飞
发表于 2015-10-19 09:33:22 | 显示全部楼层
怎么避免呢？
回复 支持 反对

举报

freeren_liming
发表于 2016-2-1 11:44:34 | 显示全部楼层
学习了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

luminate
发表于 2016-4-13 10:57:29 | 显示全部楼层
能有这想法的都是高手
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

frank_chen203
发表于 2017-4-29 14:36:49 | 显示全部楼层
FPGA避免比较好，驱动都不知道发生了什么事
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 10:02 , Processed in 0.016902 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表