在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5155|回复: 13

SynaptiCAD Product Suite v17.05C (Windows) with License

[复制链接]
发表于 2012-12-8 10:35:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SynaptiCAD公司产品套件
------------------------
想要一个功能强大,且易于使用的模拟环境吗? SynaptiCADs仿真和调试工具提供了一个控制所有你的模拟工具的标准界面。 SynaptiCADs时序图编辑们最广泛,最精确的时序分析功能在市场上的任何时序图编辑器,包括延迟的相关性,Reconvergent扇出,及钟表模型抖动和缓冲延迟。

三种不同级别的编辑,让你选择从最好的价格和你Application.Free特征自己设定的手动编写的Verilog,VHDL和SystemC的测试平台耗时的过程。图形化生成时序Diagrams.SynaptiCAD他们提供3个级别的测试基准生成,以满足您所有的设计需求。 SynaptiCAD公司提供支持最新的测试设备和仿真技术,让您港口您的仿真和时序分析数据,你的原型环境。

现代集成化CAD VLSI组成的方案,在不同方向的各种设计程序和计划的不同类型的大型数。集成化CAD公司最知名的创作者Mentor Graphics公司,Cadence设计系统,Synopsys公司。除了这些个别课程或本集团经营的ECAD领域的许多公司提供的方案。合成测试已知的系统之一,是SynaptiCAD公司公司Simucad。在本系统综合测试执行的计划TestBencher临,从而产生对于总线的同步和异步交易时间图表的HDL代码,由用户制定。用户可以调整时间图,TestBencher临他们迅速研究。是伴随着意外的值信号和交易的固定造型总线事务。

功能建模(功能仿真)允许您检查计划的正确性。为这些目的,用于包装的Libero广为人知的产品的ModelSim。此外,为一代使用的产品WaveFor​​mer精简版公司SynaptiCAD公司的测试操作。跟踪通过使用其自己的产品设计,谁也有设计师的定时器工具的时空特征分析的工具,允许静态分析在一个芯片上的信号延迟项目的选定用户的FPGA;方式配售宏ChipEdit;指任用联系PinEdit。后安置和路由使用的ModelSim执行的时空建模(时序仿真)包装芯片项目。

的SynaptiCAD公司的优点:
-----------------------------------
- 使用方便
- 低内存的利用率,而工具是积极的
- 快速,准确
- 大型波形文件查看器
- 初學者學習Verilog和VHDL語法,結構,它的RTL語言子集和實驗
- 非常有用的工具
- 導入模擬波形
- 在一個波形窗口中同時顯示模擬和數字波形
- 與脂肪的顯示功能,支持多千兆大小的波形文件
- 自動測試平台生成單元級測試變得容易
- 支持源代碼級調試,波形的高速波形傾銷的壓縮引擎,並查看
- 創建從獲得的波形與邏輯分析儀的模擬試驗台
- 使用BTIM波形傾銷加快模擬最多到6倍傾銷使用一個普通的VCD轉儲
- BTIM文件加載速度遠遠超過VCD文件(通常約為500×更快)!
- 驗證轉換後的代碼,創造了一個仿真試驗台獨立於語言的代碼,以幫助測試轉換後的代碼
gigawave_simulator_patterngenerator_logicanalyzer_oscilloscope.jpg
Hdlworks_companion_main_screen_medium.jpg
hdlworks_ease_mainwindow_medium.jpg
SynaptiCAD.Product.Suite.jpg
test_bench_generation_testbencher.jpg
timing_diagrammer_screen.jpg
verilog_extreme_design_flow.jpg
verilog_to_vhdl_viceversa_translation.jpg
vhdl_to_verilog_waveform_comparison_flow.jpg
waveformer_main_in_out.jpg

SynaptiCAD.Product.Suite.v17.05c.part01.rar

15 MB, 下载次数: 506 , 下载积分: 资产 -5 信元, 下载支出 5 信元

SynaptiCAD.Product.Suite.v17.05c.part02.rar

15 MB, 下载次数: 306 , 下载积分: 资产 -5 信元, 下载支出 5 信元

SynaptiCAD.Product.Suite.v17.05c.part03.rar

15 MB, 下载次数: 459 , 下载积分: 资产 -5 信元, 下载支出 5 信元

SynaptiCAD.Product.Suite.v17.05c.part04.rar

15 MB, 下载次数: 475 , 下载积分: 资产 -5 信元, 下载支出 5 信元

SynaptiCAD.Product.Suite.v17.05c.part05.rar

15 MB, 下载次数: 421 , 下载积分: 资产 -5 信元, 下载支出 5 信元

SynaptiCAD.Product.Suite.v17.05c.part06.rar

15 MB, 下载次数: 265 , 下载积分: 资产 -5 信元, 下载支出 5 信元

SynaptiCAD.Product.Suite.v17.05c.part07.rar

15 MB, 下载次数: 452 , 下载积分: 资产 -5 信元, 下载支出 5 信元

SynaptiCAD.Product.Suite.v17.05c.part08.rar

15 MB, 下载次数: 443 , 下载积分: 资产 -5 信元, 下载支出 5 信元

SynaptiCAD.Product.Suite.v17.05c.part09.rar

9.06 MB, 下载次数: 286 , 下载积分: 资产 -4 信元, 下载支出 4 信元

 楼主| 发表于 2012-12-8 11:11:42 | 显示全部楼层
=> LINUX版本可以在這裡找到
http://bbs.eetop.cn/viewthread.php?tid=364822&highlight=

訪問,下載和欣賞...........
发表于 2012-12-9 08:58:06 | 显示全部楼层
比较小众的CAD啊,相比较有什么特点或者优势么?
 楼主| 发表于 2012-12-9 09:38:05 | 显示全部楼层




SynaptiCAD公司的優勢:
-----------------------------------
- 易於使用
- 低內存利用率,工具處於活動狀態時,<===
- 非常適合筆記本電腦用戶<===
- 快速,準確的
- 大波形文件瀏覽器
- 初學者學習Verilog和VHDL語法,結構,的RTL語言子集和實驗
- 導入模擬波形
- 模擬和數字波形顯示的波形窗口
- 脂肪的顯示功能,支持多千兆位的波形文件的大小
- 自動測試平台生成單元測試更加容易
- 支持源代碼級調試,波形傾銷高速的波形壓縮引擎,看看
- 建立模擬波形與邏輯分析儀測試
- 使用BTIM加快仿真波形傾銷的6倍傾銷使用一個普通的VCD轉儲
-  BTIM文件加載速度遠遠超過VCD文件(通常大約快500倍)!
- 確認轉換代碼來創建一個模擬測試的語言的代碼獨立的立場,以幫助測試轉換後的代碼
 楼主| 发表于 2012-12-9 09:39:32 | 显示全部楼层
SynaptiCAD advantages:
-------------------------------
- Easy to use
- Low memory utilization, while the tool is active <===
- Very good for laptop users <===
- Fast, accurate
- Large waveform file viewer
- Beginners to learn Verilog and VHDL syntax, structure, its the RTL language subset and experimental
- Import analog waveforms
- Analog and digital waveform display a waveform window
- Fat display function, support multi-gigabit size of waveform files
- Automatic test platform to generate unit-level testing easier
- Support for source-level debugging, waveform dumping high-speed waveform compression engine and see
- Created from analog waveforms obtained with a logic analyzer test
- Use BTIM waveform dumping accelerate simulation up to 6 times the dumping use an ordinary VCD dump
- BTIM files to load much faster than VCD files (usually about 500 × faster)!
- Verify that the conversion code to create a simulation test independence stand in the language of the code to help test the converted code
发表于 2015-3-4 17:53:08 | 显示全部楼层
本帖最后由 ricvadim 于 2015-3-5 04:00 编辑

This license is working OK!
发表于 2016-7-22 21:35:36 | 显示全部楼层
thanks a lot!
发表于 2016-12-14 00:45:46 | 显示全部楼层
thanks a lot!
发表于 2016-12-14 00:47:15 | 显示全部楼层
thanks a lot!
发表于 2016-12-14 00:48:19 | 显示全部楼层
thanks a lot!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 13:02 , Processed in 0.032624 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表