业余,无聊时写了一个FIFO,vhdl的。

yuanpin318 · 发表于 2008-2-29 17:42:07

Synopsys already have code with verilog and VHDL in one paper.

xujm2008 · 发表于 2008-3-7 12:51:11

有用
顶一个

zhjchao · 发表于 2008-3-8 08:58:56

看一看

HolySaint · 发表于 2008-3-9 23:12:19

┏┯┓┏┯┓┏┯┓┏┯┓┏┯┓┏┯┓┏┯┓┏┯┓┏┯┓
┠感┨┠谢┨┠分┨┠享┨┠～┨┠支┨┠持┨┠一┨┠下┨
┗┷┛┗┷┛┗┷┛┗┷┛┗┷┛┗┷┛┗┷┛┗┷┛┗┷┛

zhjchao · 发表于 2008-3-23 17:18:10

下载看看

shuimutiantian · 发表于 2008-3-23 17:43:32

谢谢lz

ainihuihui · 发表于 2008-5-28 22:47:24

哇。。大哥，你真是我的偶像。。我就要这个！

dragonba · 发表于 2008-5-30 18:58:26

回复一下，下载看看。

rfvns · 发表于 2008-6-1 01:39:27

谢谢分享.

tf_summer · 发表于 2008-6-1 09:23:40

lz看了s的那三篇论文吗？

站长推荐 /2