关于PLL和CDR

kalai · 发表于 2014-9-1 18:55:04

4oG .. layout is going to difficult.

joshjosh · 发表于 2014-9-1 19:29:46

追求極限的東西, 不能盡信仿真結果. 一次做出好幾個微調版本, 那個矇對了, 就贏了.

wpbuaa · 发表于 2014-9-2 18:59:31

回复 71# kalai

我七月份毕业了，因为仪器限制，数据输入速率只测试到了28Gbps,并验证了除采样器以外的其它模块支持到40Gbps以上，因为第一版，也就做个功能吧，性能因为毕业了也没来得及进一步测试和优化

wpbuaa · 发表于 2014-9-2 19:00:23

回复 72# joshjosh

我七月份毕业了，因为仪器限制，数据输入速率只测试到了28Gbps,并验证了除采样器以外的其它模块支持到40Gbps以上，因为第一版，也就做个功能吧，性能因为毕业了也没来得及进一步测试和优化

苏福人 · 发表于 2014-9-23 15:55:46

回复 74# wpbuaa

牛啊~最后去哪里上班了？

IC小菜 · 发表于 2014-11-5 14:02:50

楼主毕业去向？40G CDR 不好做，赞！

kalyan14310 · 发表于 2015-4-10 17:54:26

good article

lwcforever · 发表于 2015-8-23 23:16:16

回复 74# wpbuaa

赞哪里高就

wpbuaa · 发表于 2015-8-24 18:35:16

回复 78# lwcforever

我不做高速了，刚开始去了中科院，现在要去紫光。师兄去了上海一家创业公司做高速的他们产品貌似都上五十了

simon_mviewtech · 发表于 2015-9-16 17:55:52

围观一下

[求助] 关于PLL和CDR