DFT ATPG untestable

wb312_0 · 发表于 2012-11-23 09:34:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位，请教一下，在设计中插入DFT同时插入clock gate（都是由DC自动插入）。这样以来，clock gate的EN端（正常function下，clock gate的enable端，区别于TE端）在ATPG下就会报AU，并且EN端向前trace的信号都会是AU，fault coverage就比较低。这个有什么方法改进吗？谢谢！！！

lsqswl · 发表于 2012-11-23 14:36:29

本帖最后由 lsqswl 于 2012-11-23 14:40 编辑

可以使用test_mode控制EN，这样的话需要加入obs电路；第二种方法是使用scan_enable控制EN，此时不需要加obs。具体设置请看dc命令:
set_clock_gating_style -control_signal test_mode -observation_point true
或者 set_clock_gating_style -control_signal scan_enable

wb312_0 · 发表于 2012-11-23 17:40:22

非常感谢lsqswl的回复！！

[求助] DFT ATPG untestable

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1