在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: shiqingziyang

[资料] 经典书籍 数字VLSI芯片设计—使用Cadence和Synopsys(中/英)

[复制链接]
发表于 2017-1-8 19:42:40 | 显示全部楼层
学习,学习
发表于 2017-1-9 19:20:46 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶
发表于 2017-1-17 11:43:42 | 显示全部楼层
啊啊啊啊啊啊啊五环
发表于 2017-1-17 15:00:01 | 显示全部楼层
不错,下载看看
发表于 2017-3-14 19:04:04 | 显示全部楼层
多谢分享
发表于 2017-4-8 17:38:09 | 显示全部楼层
thanks
发表于 2017-4-9 21:13:11 | 显示全部楼层
希望有所帮助,谢谢!
发表于 2017-5-31 08:46:49 | 显示全部楼层
经典书籍 数字VLSI芯片设计—使用Cadence和Synopsys(中/英)

中文版(用好压压缩的)
数字VLSI芯片设计—使用Cadence和Synops .haozip01.zip (6 MB)
数字VLSI芯片设计—使用Cadence和Synops .haozip02.zip (6 MB)
数字VLSI芯片设计—使用Cadence和Synops .haozip03.zip (5.41 MB)
英文版(用好压压缩)
Digital VLSI chip design with cadence and synopsys CAD tools.haozip01.zip (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.haozip02.zip (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.haozip03.zip (2.11 MB)

如果用的不是好压,可下载下面的,之前给大家带来麻烦,见谅。
中文版(winrar)
数字VLSI芯片设计—使用Cadence和Synopsys.part1.rar (6 MB)
数字VLSI芯片设计—使用Cadence和Synopsys.part2.rar (6 MB)
数字VLSI芯片设计—使用Cadence和Synopsys.part3.rar (5.28 MB)

英文版(winrar)
Digital VLSI chip design with cadence and synopsys CAD tools.part1.rar (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.part2.rar (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.part3.rar (1.6 MB)
发表于 2017-5-31 15:52:12 | 显示全部楼层
经典书籍 数字VLSI芯片设计—使用Cadence和Synopsys(中/英)

中文版(用好压压缩的)
数字VLSI芯片设计—使用Cadence和Synops .haozip01.zip (6 MB)
数字VLSI芯片设计—使用Cadence和Synops .haozip02.zip (6 MB)
数字VLSI芯片设计—使用Cadence和Synops .haozip03.zip (5.41 MB)
英文版(用好压压缩)
Digital VLSI chip design with cadence and synopsys CAD tools.haozip01.zip (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.haozip02.zip (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.haozip03.zip (2.11 MB)

如果用的不是好压,可下载下面的,之前给大家带来麻烦,见谅。
中文版(winrar)
数字VLSI芯片设计—使用Cadence和Synopsys.part1.rar (6 MB)
数字VLSI芯片设计—使用Cadence和Synopsys.part2.rar (6 MB)
数字VLSI芯片设计—使用Cadence和Synopsys.part3.rar (5.28 MB)

英文版(winrar)
Digital VLSI chip design with cadence and synopsys CAD tools.part1.rar (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.part2.rar (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.part3.rar (1.6 MB)
发表于 2017-5-31 15:53:51 | 显示全部楼层
经典书籍 数字VLSI芯片设计—使用Cadence和Synopsys(中/英)

中文版(用好压压缩的)
数字VLSI芯片设计—使用Cadence和Synops .haozip01.zip (6 MB)
数字VLSI芯片设计—使用Cadence和Synops .haozip02.zip (6 MB)
数字VLSI芯片设计—使用Cadence和Synops .haozip03.zip (5.41 MB)
英文版(用好压压缩)
Digital VLSI chip design with cadence and synopsys CAD tools.haozip01.zip (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.haozip02.zip (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.haozip03.zip (2.11 MB)

如果用的不是好压,可下载下面的,之前给大家带来麻烦,见谅。
中文版(winrar)
数字VLSI芯片设计—使用Cadence和Synopsys.part1.rar (6 MB)
数字VLSI芯片设计—使用Cadence和Synopsys.part2.rar (6 MB)
数字VLSI芯片设计—使用Cadence和Synopsys.part3.rar (5.28 MB)

英文版(winrar)
Digital VLSI chip design with cadence and synopsys CAD tools.part1.rar (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.part2.rar (6 MB)
Digital VLSI chip design with cadence and synopsys CAD tools.part3.rar (1.6 MB)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-17 03:52 , Processed in 0.019603 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表