在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2995|回复: 11

[资料] FPGA的时序设计与约束资料(来源于网络)

[复制链接]
发表于 2012-11-18 16:48:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
时序分析之2Timequest教程.pdf (4.61 MB, 下载次数: 221 )
系统时序基础理论.pdf (364.51 KB, 下载次数: 55 )
同步电路设计中CLOCK SKEW的分析.doc (179.5 KB, 下载次数: 67 )
时序分析之3优化策略.pdf (3.06 MB, 下载次数: 107 )
Xilinx_constraints.pdf (1.42 MB, 下载次数: 80 )
Xilinx公司对高速PCB信号的优化设计.pdf (606.89 KB, 下载次数: 38 )
大型设计中FPGA 的多时钟设计策略.pdf (210.83 KB, 下载次数: 74 )
关于maoci的讨论和可靠性有关的几个概念.doc (88 KB, 下载次数: 26 )
华为静态时序分析与逻辑设计.pdf (956.13 KB, 下载次数: 62 )
经典时序.pdf (295.67 KB, 下载次数: 50 )
静态时序分析(Static Timing Analysis)基础与应用.pdf (984.51 KB, 下载次数: 68 )
时序分析之1静态分析基础.pdf (687.1 KB, 下载次数: 72 )
发表于 2012-11-18 22:07:03 | 显示全部楼层
谢谢楼主,这些资料很需要啊
发表于 2012-11-26 17:28:01 | 显示全部楼层
谢谢楼主分享
发表于 2012-11-27 09:39:41 | 显示全部楼层
还行吧。。。。。。。。
发表于 2012-11-27 14:37:43 | 显示全部楼层
收了》。。。。
发表于 2012-11-27 22:15:52 | 显示全部楼层
谢谢谢谢
发表于 2012-11-27 22:16:43 | 显示全部楼层
谢谢谢谢
发表于 2012-12-6 11:15:38 | 显示全部楼层
有xilinx的吗?
发表于 2012-12-7 00:01:12 | 显示全部楼层
非常感谢楼主分享!!
发表于 2013-8-16 10:29:56 | 显示全部楼层
收下了,十分感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 22:53 , Processed in 0.027556 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表