在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 37780|回复: 23

[求助] LEF文件

[复制链接]
发表于 2012-11-12 20:45:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
LEF文件分为技术LEF和单元LEF。其中单元LEF又分为标准单元LEF和IP marco LEF。好像还有IO.LEF文件和ANT天线LEF文件。不知道I0.LEF和ANT天线LEF文件里的内容是什么?有什么作用?如果设计的PAD没有使用工艺库提供的,是不是就不需要IO.LEF以及io.lib文件了?
发表于 2012-11-13 09:17:42 | 显示全部楼层
回复 1# XIDIANCAD2


    DEF,LEF里面是物理相关的信息吧?一个是为design交互的,一个是为lib交互的。

求大牛详解~
发表于 2012-11-13 10:11:06 | 显示全部楼层
如果design 中有IO 并且是有timing 关系,如data input output PAd ,就需要有LEF and timing lib 。
如果IO 不需要在pr tool中处理,并且没有timing 要求,可以在virtuoso or laker 后端工具中添加。

LEF可以从gds 中提取,timing lib 可以仿真得到
 楼主| 发表于 2012-11-13 11:36:14 | 显示全部楼层
回复 3# conniezhou

我的设计由于是模数混合IC,数字部分是由APR产生版图,在数字版图里只对PIN进行了摆放(数字版图有的pin是直接作为芯片的输入输出端口,有的是与模拟模块连接),PAD和IO cell都是在virtuoso里由画版图人员完成的,因此在APR时没有用到IO.lef io.lib等库。 你说的“如果design 中有IO 并且是有timing 关系,如data input output PAd ,就需要有LEF and timing lib ”我不太理解,芯片肯定是有输入输出PAD的,不知道如何去判断design中是否有timing关系。如果没有用到IO.lef io.lib库,是不是用set_input_delay和set_output_delay来代替了IO cell的timing了呢?对于模数混合芯片,数字模块的PIN有的是直接作为芯片的输入输出端口的,有的pin是与模拟部分连接的,那么如果在数字APR时,怎么去用IO.LEF和io.lib库呢?还有PAD是不是只能用手工去画?SOC Encounter应该不能自动产生PAD吧。
发表于 2012-12-13 20:20:54 | 显示全部楼层
回复 3# conniezhou


    请问一下高手,那个LEF文件是怎么提取的啊?
    感激不尽啊!
发表于 2012-12-14 13:53:54 | 显示全部楼层
abstract
发表于 2013-4-11 10:36:06 | 显示全部楼层
谢谢你们 帮到了我 谢谢
发表于 2014-2-13 14:09:12 | 显示全部楼层
回复 4# XIDIANCAD2

您提到的这些问题的答案呢,答案呢。
发表于 2015-7-2 09:24:12 | 显示全部楼层
哪位大神知道lef自己怎么写,求指导
发表于 2015-7-4 10:35:29 | 显示全部楼层
看看文档,还是拿个差不多的先参考下,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 16:02 , Processed in 0.034818 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表