设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL Test Bench Primer
12下一页
返回列表 发新帖
查看: 2921|回复: 10

Verilog HDL Test Bench Primer

[复制链接]
发表于 2006-12-20 14:05:40 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
A Verilog HDL Test Bench Primer

A Verilog HDL Test Bench Primer.pdf

63.94 KB, 下载次数: 22 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复

使用道具 举报

发表于 2006-12-20 16:59:14 | 显示全部楼层
看不到，郁闷
回复 支持 反对

使用道具 举报

发表于 2006-12-20 17:01:19 | 显示全部楼层
钱太少了
回复 支持 反对

使用道具 举报

发表于 2006-12-20 17:08:50 | 显示全部楼层
看不到啊！
回复 支持 反对

使用道具 举报

发表于 2006-12-20 17:25:33 | 显示全部楼层
简单啊，不过还实用
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2006-12-25 22:08:24 | 显示全部楼层
这个是不是英文版啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2007-5-25 19:26:50 | 显示全部楼层
%%%%%%%%%%%%%%%%%%%55
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lixqing
发表于 2007-7-7 05:15:55 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

cx2005
发表于 2007-7-8 13:12:36 | 显示全部楼层
lattice 的网站上有 不必浪费了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-10-28 03:45:26 | 显示全部楼层
thanks for sharing
回复 支持 反对

使用道具 举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-21 11:14 , Processed in 0.560932 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表