设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › DDR3 SDRAM Verilog Model
12345678910下一页
返回列表 发新帖
楼主: jesonchung

[资料] DDR3 SDRAM Verilog Model

[复制链接]
eejli
发表于 2014-2-14 12:59:34 | 显示全部楼层
well,it is good.
回复 支持 反对

举报

caojun121123
发表于 2014-2-14 15:09:01 | 显示全部楼层
谢谢楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

caojun121123
发表于 2014-2-14 15:09:41 | 显示全部楼层
谢谢楼主！！！
回复 支持 反对

举报

rainoffire
发表于 2014-3-3 20:02:37 | 显示全部楼层
顶楼主  多谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

dddk
发表于 2014-3-16 16:28:46 | 显示全部楼层
这个不会是xilinx coregen自动生成例程里面的模型吧，那个模型太慢了。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xiaoquanic
发表于 2014-3-16 23:06:11 | 显示全部楼层
这么重要的资料，学习必备，赞一个
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

loongdemeng
发表于 2014-3-18 10:00:07 | 显示全部楼层
谢谢楼主分享。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

cao2ji
发表于 2014-4-17 08:01:01 | 显示全部楼层
great materials, thx a lot!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kaikai_2014
发表于 2014-4-18 14:03:57 | 显示全部楼层
感谢分享，收下了，呵呵。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

L-monica
发表于 2014-5-8 16:10:32 | 显示全部楼层
see see
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 06:56 , Processed in 0.026579 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表