VerilogA 能否描述异步复位的D触发器?

chf1 · 发表于 2023-7-4 22:07:35

thanks

icdane · 发表于 2023-7-5 00:04:20

Bms库有带sr的d f f

pessimist · 发表于 2023-7-26 23:31:11

谢谢分享

auch0311 · 发表于 2023-8-10 18:29:11

谢谢

永远的牛虻 · 发表于 2023-9-7 15:57:35

abab1394 发表于 2013-8-22 17:37
module d_ff(vin_d, vclk, vout_q, vout_qbar, reset, set);
input vclk, vin_d, reset, set;
output vout_ ...

多谢，正愁怎么写呢

世界之大 · 发表于 2023-12-10 21:15:28

abab1394 发表于 2013-8-22 17:37
module d_ff(vin_d, vclk, vout_q, vout_qbar, reset, set);
input vclk, vin_d, reset, set;
output vout_ ...

mark一下

GoriGori · 发表于 2024-1-23 17:52:35

谢谢万能的eetop坛友

麦乐鸡 · 发表于 2024-5-31 16:01:06

abab1394 发表于 2013-8-22 17:37
module d_ff(vin_d, vclk, vout_q, vout_qbar, reset, set);
input vclk, vin_d, reset, set;
output vout_ ...

来自十一年后的感谢

yumenfengchen · 发表于 2024-10-8 22:53:28

abab1394 发表于 2013-8-22 17:37
module d_ff(vin_d, vclk, vout_q, vout_qbar, reset, set);
input vclk, vin_d, reset, set;
output vout_ ...

来自11年后的感谢

feiby0126 · 发表于 2024-12-5 12:56:20

abab1394 发表于 2013-8-22 17:37
module d_ff(vin_d, vclk, vout_q, vout_qbar, reset, set);
input vclk, vin_d, reset, set;
output vout_ ...

为什么我按照博主这个代码设计的D触发器在置位端不太正确呢，能麻烦帮忙看一下不

[求助] VerilogA 能否描述异步复位的D触发器?