|
|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
过采样ADC以远高于信号奈氏频率进行采样,其中应用最广泛的是
sigma-deltaADC(简称∑.△ADC),它现已成为高精度ADC设计的一种切实可行的解
决方案。∑.△ADC由称为调制器的模拟部分和用来实现抽取和数字滤波的数字部分
来完成。虽然∑.△的思想很早就提出来了,但由于∑-△涉及很多的数字信号处理问
题,所以直到大规模数字电路芯片能实现时,∑一△调制器才成为集成电路设计中的
一种受欢迎的技术【1每1·7】。∑.△调制器的基本原理是过采样和频谱整形。频带内量化
噪声通过频谱整形函数来减少,频带外量化噪声通过数字抽取滤波器来消除。整
个量化噪声能急剧减少。通过增加过采样率和整形函数的阶数,其精度可以达到
20位以上
本论文的设计目标是一款应用于测试、音频多媒体等领域的∑-AADC。其性能
主要为:信号带宽24mz,精度为1 8bits,双通道ADC总功耗少于200mW。
对传统奈氏ADC和∑.△ADC进行了系统的比较和研究,以及如何通过对传统
奈氏ADC的系统分析得出∑-△ADC的性能优势。在此基础上,对∑一础址》C如何进
行系统设计进行了量化分析,总结了调制器系统设计的流程。对于系统的非理想
特性进行了分类分析,这些非理想特性主要包括:运放的有限直流增益、运放的
有限带宽和摆率、KT/C噪声、积分泄漏、时钟抖动以及开关非线性等。对于这些
非理想特性都进行了系统建模,基于Matlab软件,得到了最终系统的信噪比和有
效位数。
为了降低ADC的功耗和面积,本设计采用2阶单环4位∑-△结构,只有两个
积分器,包括两个运放。数字滤波器采用多级实现,极大地降低了所需的数字功
耗和面积。采用Chanered O.35岬CMOS工艺实现,对各个模块的版图都进行了优
化。 |
|