PCB布线规则

wyl577399

PCB布线规则
; Q" Y# l$ A- h- E, i5 ?8 t# B1. 一般规则
0 r0 H9 t8 i' Y) \  W2 h! G1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 0 f* @8 x  u4 m
1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 $ N2 A0 Z# K& n' q; ~
1.3 高速数字信号走线尽量短。
3 Z; y1 p5 o' k0 v' H/ |1.4 敏感模拟信号走线尽量短。 3 m: w, C4 y$ {
1.5 合理分配电源和地。
7 W# T& C3 Y2 [! f: u2 h: v6 N6 e* O) K1.6 DGND、AGND、实地分开。   ]8 D/ Z: k3 s# m9 l0 x4 t
1.7 电源及临界信号走线使用宽线。 * w# a' [5 g. L: X/ ]
1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。 9 O# Y- P0 R+ t# ^5 t! h& T9 s9 z
2. 元器件放置
7 u& ]) B' x" u: E$ `1 _2.1 在系统电路原理图中： ! }- u  X3 j4 U0 `7 i
a) 划分数字、模拟、DAA电路及其相关电路；
- I9 h: Y, P$ ]$ }/ K) Q* o2 q7 v2 {; Bb) 在各个电路中划分数字、模拟、混合数字/模拟元器件； 1 R) }4 k2 t5 k' x
c) 注意各IC芯片电源和信号引脚的定位。 2 o% m  D  _; g, Q+ L& m
2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。
! J1 _6 @! u* g" W* e( d; VNote:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。 1 n3 l( R8 E  V5 X
2.3 初步划分完毕後，从Connector和Jack开始放置元器件：
4 _) T  c. V* K, f! Ta) Connector和Jack周围留出插件的位置； : m. n7 Y0 B) S3 H/ W* f( [- |6 R
b) 元器件周围留出电源和地走线的空间；
$ c. P: |) U) F/ L) M8 A4 ?6 uc) Socket周围留出相应插件的位置。 , q: F4 l6 `$ ?- R( @
2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)： ; v% ~$ @5 t& ^# h1 R: o
a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域；
" }1 b- n3 _+ i; n7 Nb) 将元器件放置在数字和模拟信号布线区域的交界处。
$ @; w2 y3 _5 |2.5 放置所有的模拟器件：
  f' j; Y: t1 P: E) \2 {a) 放置模拟电路元器件，包括DAA电路； 7 X. s% I9 T$ L' e3 v: @2 F
b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面； 5 G/ P9 d( b1 Y0 G; U, a/ q
c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件； ; I% l/ G7 v4 U7 ]1 C2 l' Y. k
d) 对於串行DTE模块，DTE EIA/TIA-232-E ) ~2 J& P- W; B: h4 {2 ~; ]
系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。
* C! F' c1 {' M& j& Z  q2.6 放置数字元器件及去耦电容： ! E/ ^) @3 M6 O/ A# v
a) 数字元器件集中放置以减少走线长度；
; m' A7 H5 ~2 r8 I0 C6 P3 c8 Qb) 在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI； 3 G# j# ]3 i6 t9 Y
c) 对并行总线模块，元器件紧靠 3 K: o& h% w  \2 m* Z
Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in；
1 e/ A2 G) V( T1 ]9 dd) 对串行DTE模块，接口电路靠近Connector； 2 Y3 m$ `, c! a! b" y
e) 晶振电路尽量靠近其驱动器件。
+ h+ e2 a$ `9 ^4 \  ^: t2.7 各区域的地线，通常用0 Ohm电阻或bead在一点或多点相连。 $ Q& a( [0 Y5 l1 U! O
3. 信号走线 5 [& E/ U: F# q' ^
3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。 ) Z* `2 o, x7 q% [9 l
Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示：
: x4 d+ R$ I( P7 i. @2 l/ y2 d

MODEM信号线

RS-232C串行口信号分为三类：传送信号、联络信号和地线 7 A* C- b9 t: R! z8 R (1)传送信号：指TXD(发送数据信号线)和RXD(接收数据信号线)。经由TXD传送和RXD接收的信息格式为：一个传送单位(字节)由起始位、数据位、奇偶校验位和停止位组成。 . n* V9 H1 ?) e- R7 L4 I) q. u (2)联络信号：指RTS、CTS、DTR、DSR、DCD和RI六个信号，各自功能为：　　 $ D' H1 q7 M( {  u9 z+ H9 v  RTS(请求传送),是PC向MODEM发出的联络信号。高电平表示PC机请求向MODEM传送数据　　3 C( j5 Q. e$ j   CTS(清除发送),是MODEM向PC机发出的联络信号。高电平表示MODEM响应PC发出的RTS信号，且准备向远程MODEM发送数据。 8 U1 H0 t; s( _9 j　DTR(数据终端就绪),是PC向MODEM发出的联络信号。高电屏表示PC机处于就绪状态，本地MODEM 和远程MODEM之间可以建立通信信道。若为低电屏，则强迫MODEM终止通信. 　　- @) [+ t/ p. m0 \- b   DSR(数据装置就绪),是MODEM向PC机发出的联络信号。它指出本地MODEM的工作状态，高电平表示 MODEM没有处于测试通话状态，可以和远程MODEM建立通道。　　 / ^7 ^, I2 k! }* ~8 j* Y  DCD(传送检测)，是MODEM向PC发出的状态信号。高电平表示本地DCE接收到远程MODEM发来的载波信号。6 l6 {, m  ?, a3 [" m   RI(振铃指示)，是MODEM向PC发出的状态信号。高电平表示本地MODEM收到远程MODEM发来的振铃信号。 (3)地线信号(GND)，为相连的PC和MODEM提供同一电势参考点。　　  K. _7 N8 S/ T  W3 i+ P" M   56K高速Modem是1997年才开始上市的拨号高速调制解调器，它的传输速率之所以能有高于传统电话线路上33.6Kbps的极限速率，是因为它采用了完全不同于33.6K的调制解调技术，其工件原理和使用要求与33.6 K高速Modem相比也有一定的区别。 DTE与DCE之间的连接标准有CCITTV.10/X.26;

% \/ I' K2 f# M: `9 j% T: V# S" L
3.2 数字信号走线尽量放置在数字信号布线区域内；
$ \! N" U# x/ i9 H1 S( W模拟信号走线尽量放置在模拟信号布线区域内； ; R4 @3 Z( t/ X0 y; w
(可预先放置隔离走线加以限定，以防走线布出布线区域)
7 s$ B' i1 i0 ^, ?' p, u数字信号走线和模拟信号走线垂直以减小交叉耦合。
4 E7 [3 s) R% `% K; J1 j3 ~: }3.3 使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。 1 w: F6 W: z+ }: T
a) 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil；   Z2 `. j$ M9 X& x
b) 数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。
- S* x1 Y2 ^* j: L% |( Q; W3 u1 U3.4 并行总线接口信号走线线宽>10mil(一般为12-15mil)，如/HCS、/HRD、/HWT、/RESET。
1 c9 \9 N& Q& K3.5 模拟信号走线线宽>10mil(一般为12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。 . p6 p  _% l7 b; I: l
3.6 所有其它信号走线尽量宽，线宽>5mil(一般为 10mil)，元器件间走线尽量短(放置器件时应预先考虑)。
  S" `( |( g' l8 j9 ?1 r( Z& D3.7 旁路电容到相应IC的走线线宽>25mil，并尽量避免使用过孔。
# A/ J: o3 H. n: x9 W1 v3.8 通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面，隔离地线可走到PCB的另一面以跳过信号走线而保持连续。
$ _0 r7 Q5 `; K5 c' a7 u3.9 高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。 ; A4 w3 z$ A; |* t- g. q0 k4 n0 a
3.10 高频信号走线应减少使用过孔连接。
4 y5 F) l9 v- n- t/ G5 k- L/ U3.11 所有信号走线远离晶振电路。 6 {6 C$ T& z. o% {$ c" y4 w1 j
3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。
) c! c  a2 F; t5 T5 B, I3.13 DAA电路中，穿孔周围(所有层面)留出至少60mil的空间。
* C2 p2 b  @' m, S& n4 w! p1 D* f3.14 清除地线环路，以防意外电流回馈影响电源。
- f, F" K, Q2 K$ L4. 电源 ! J. y# j( d$ i, H9 M8 N" i& _
4.1 确定电源连接关系。
) t. }( G! }) n$ {4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间.在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。 # Z6 ?, Y2 {9 j7 ?7 P( j- R
4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。(另一面须用数字地做相同处理) 1 V5 j4 a' i) v9 X' y, h8 C
4.4 一般地，先布电源走线，再布信号走线。 , f1 K9 p+ ^; _# R. F# X% z
5. 地 1 P4 j# z! V) r3 }' p  V( k9 V7 A
5.1双面板中，数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
, K- F+ Z; u& N( c0 I2 @5.2 四层板中，使用数字和模拟地区域覆盖数字和模拟元器件(除DAA)；Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。
& P5 @4 `9 o8 ~( t! m4 z, G% `; U5.3 如设计中须EMI过滤器，应在接口插座端预留一定空间，绝大多数EMI器件(Bead/电容)均可放置在该区域;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。
7 `5 V$ {" O6 Z' s6 T( s5.4 每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等，每个功能模块的电源/地只能在电源/地的源点相连。
( a3 `7 v  }$ m5 m0 S3 t5.5 对串行DTE模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。
$ c7 h& i2 Q2 B, `* f  h, ?( X5.6 地线通过一点相连，如可能，使用Bead；如抑制EMI需要，允许地线在其它地方相连。 - y' A: }/ K9 u
5.7 所有地线走线尽量宽，25-50mil。
3 B+ ~+ m* z8 l  I" @, T  ~0 w: r5.8 所有IC电源/地间的电容走线尽量短，并不要使用过孔。   
; A. u" \& Z% p, C$ }! ]6. 晶振电路
3 ^7 i9 I5 {  N* `# H6.1 所有连到晶振输入/输出端(如XTLI、XTLO)的走线尽量短，以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短，且弯转角度不小於45度。(因XTLO连接至上升时间快，大电流之驱动器) 0 t" k! w" E1 J# b8 t( [7 a
6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上离晶振最近的DGND引脚，且尽量减少过孔。
5 q) T% c: X' w& {, g% o+ k6.3 如可能，晶振外壳接地。 ' m: M& ?6 Z* r( R: A8 g1 D. [, g
6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。
9 o& L2 w& m) R4 e* x6.5 晶振电容的地直接连接至 Modem的GND引脚，不要使用地线区域或地线走线来连接电容和Modem的GND引脚。; M6 W3 p4 D1 A
7. 使用EIA/TIA-232接口的独立Modem设计 - p: e" L: p' ^
7.1 使用金属外壳。 如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。 ( Y: c/ B" o: v6 Z. W$ E2 Q: f
7.2 各电源线上放置相同模式的Choke。
- R' I' \+ `2 U1 m  E8 Y- Y3 T7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector。
; b3 n) I" b& {# j: D7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。
* Y8 C* P: c0 z9 }( H7.5 EIA/TIA-232电缆信号地接至数字地。
  B/ L( {& [8 _& ~6 J针对模拟信号，再作一些详细说明：
$ _9 p" \7 v6 q0 }6 Z模拟电路的设计是工程师们最头疼、但也是最致命的设计部分，尽管目前数字电路、大规模集成电路的发展非常迅猛，但是模拟电路的设计仍是不可避免的，有时也是数字电路无法取代的，例如 RF 射频电路的设计！这里将模拟电路设计中应该注意的问题总结如下，有些纯属经验之谈，还望大家多多补充、多多批评指正！... % h" H; w) b4 L$ b& w
      （1）为了获得具有良好稳定性的反馈电路，通常要求在反馈环外面使用一个小电阻或扼流圈给容性负载提供一个缓冲。
$ n0 t" k. O7 G. @+ I  s: u（2）积分反馈电路通常需要一个小电阻（约 560 欧）与每个大于 10pF 的积分电容串联。; n0 H1 p* e- E$ m  d
（3）在反馈环外不要使用主动电路进行滤波或控制 EMC 的 RF 带宽，而只能使用被动元件（最好为 RC 电路）。仅仅在运放的开环增益比闭环增益大的频率下，积分反馈方法才有效。在更高的频率下，积分电路不能控制频率响应。
2 {& i  N* m6 G6 U- |) L8 i9 [（4）为了获得一个稳定的线性电路，所有连接必须使用被动滤波器或其他抑制方法（如光电隔离）进行保护。
! T4 e; z& t" i  W（5）使用 EMC 滤波器，并且与 IC 相关的滤波器都应该和本地的 0V 参考平面连接。6 [- a  p+ D0 w' M8 d/ [7 f: h
（6）在外部电缆的连接处应该放置输入输出滤波器，任何在没有屏蔽系统内部的导线连接处都需要滤波，因为存在天线效应。另外，在具有数字信号处理或开关模式的变换器的屏蔽系统内部的导线连接处也需要滤波。; M3 C: p, \: Q  M' K3 S9 K. [
（7）在模拟 IC 的电源和地参考引脚需要高质量的 RF 去耦，这一点与数字 IC 一样。但是模拟 IC 通常需要低频的电源去耦，因为模拟元件的电源噪声抑制比（PSRR）在高于 1KHz 后增加很少。在每个运放、比较器和数据转换器的模拟电源走线上都应该使用 RC 或 LC 滤波。电源滤波器的拐角频率应该对器件的 PSRR 拐角频率和斜率进行补偿，从而在整个工作频率范围内获得所期望的 PSRR 。9 p; @5 O. I0 J! K# P) j
（8）对于高速模拟信号，根据其连接长度和通信的最高频率，传输线技术是必需的。即使是低频信号，使用传输线技术也可以改善其抗干扰性，但是没有正确匹配的传输线将会产生天线效应。* \7 P+ }7 C- }# @
（9）避免使用高阻抗的输入或输出，它们对于电场是非常敏感的。
& H* @/ o8 o$ n  O8 O6 l4 h$ |（10）由于大部分的辐射是由共模电压和电流产生的，并且因为大部分环境的电磁干扰都是共模问题产生的，因此在模拟电路中使用平衡的发送和接收（差分模式）技术将具有很好的 EMC 效果，而且可以减少串扰。平衡电路（差分电路）驱动不会使用 0V 参考系统作为返回电流回路，因此可以避免大的电流环路，从而减少 RF 辐射。" }0 I2 a, O+ F5 u3 i' O% }+ {
（11）比较器必须具有滞后（正反馈），以防止因为噪声和干扰而产生的错误的输出变换，也可以防止在断路点产生振荡。不要使用比需要速度更快的比较器（将 dV/dt 保持在满足要求的范围内，尽可能低）。$ i  J7 T) t; R, Y) V. E  c
（12）有些模拟 IC 本身对射频场特别敏感，因此常常需要使用一个安装在 PCB 上，并且与 PCB 的地平面相连接的小金属屏蔽盒，对这样的模拟元件进行屏蔽。注意，要保证其散热条件。) x' i- s) }! `: g0 P" m8 }

7 s) o& B8 [$ _5 K4 w9 r# \CPLD是Complex PLD的简称，顾名思义，其是一种较PLD为复杂的逻辑元件。CPLD是一种整合性较高的逻辑元件。由于具有高整合性的特点，故其有性能提升，可靠度增加，PCB面积减少及成本下降等优点。CPLD元件，基本上是由许多个逻辑方块（Logic Blocks）所组合而成的。而各个逻辑方块均相似于一个简单的PLD元件（如22V10）。逻辑方块间的相互关系则由可变成的连线架构，将整个逻辑电路合成而成。
$ L" S: {, ]/ l" M6 H4 k6 [* ]. ]* x; B- S6 n5 J
常见的CPLD元件有Altera公司的Max5000及Max7000系列。Cypress的Max340及Flash370系列等，一般来说CPLD元件的可逻辑闸数(gate count)约在1000~7000 Gate 之间。9

panahu

乱码

522526tl

这么多乱码

fyu007

谢谢分享