设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › High-Level Synthesis for FPGAs: From Prototyping to ...
返回列表 发新帖
查看: 2435|回复: 6

[资料] High-Level Synthesis for FPGAs: From Prototyping to Deployment

[复制链接]
hossam_fadeel
发表于 2012-10-19 05:50:36 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
HLS.ppt (950.5 KB, 下载次数: 67 )
回复

举报

robberxiong
发表于 2012-10-19 09:37:27 | 显示全部楼层
还以为是本书呢，原来是个ppt资料
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

pupukid
发表于 2012-10-23 01:57:00 | 显示全部楼层
What's this ?
回复 支持 反对

举报

sq143
发表于 2013-8-26 20:13:11 | 显示全部楼层
钱少，不下载了
回复 支持 反对

举报

z9886607
发表于 2020-8-24 17:18:57 | 显示全部楼层
感謝樓主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

kevinbaiwls
发表于 2024-8-5 10:45:43 | 显示全部楼层
kankan
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

greathhy
发表于 2024-8-6 13:37:10 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 09:28 , Processed in 0.019483 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表