|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
RT
对一个设计代码进行DC综合,综合结果报告报告如下warning
Warning: Design 'VR_CS_LCOS2012_VSP_TOP' contains 1 high-fanout nets. A fanout number of 1000 will be used for delay calculations involving these nets. (TIM-134)
Net 'uVR_CS_LCOS2012_DITHER/rstb': 1084 load(s), 1 driver(s)
请问各位大大,是否需要在DC综合时对其进行修正处理?还是放在ICC布局布线的时候修正?假如是在后端布局布线,怎么处理? |
|