设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 当fpga向eeprom写数据时，急求高手指点比较器（verilog ...
返回列表 发新帖
查看: 2172|回复: 0

[求助] 当fpga向eeprom写数据时，急求高手指点比较器（verilog）如何写，谢谢

[复制链接]
慧琴
发表于 2012-10-16 16:08:43 | 显示全部楼层 |阅读模式
20资产
当FPGA向eeprom写数据时，需要比较与eeprom中的原有数据是否相同，不同时写入，相同时不写，急求高手指点比较器（verilog）如何写，谢谢

如何

相关帖子
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 14:54 , Processed in 0.126364 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表