DAC buffer ,怎么做？50M 信号带宽

xuriver2012 · 发表于 2013-8-12 16:31:15

以前那个DC增益很高100多dB，耗电差不多2mA.最近做了一个采用40nm，做到差模带宽500M以上，共模200Mhz，tes ...
christiria 发表于 2012-10-18 13:20

登录/注册后可看大图

首先你的输出是SC结构还是连续时间的结构？如果是SC的结构，为了输出精度的要求，你的op带宽至少的是10倍工作频率（12比特精度），也就是500MHz。如果你是连续时间结构（比如说是电阻反馈型的），那么OP带宽是200M以上就可以了。这里的带宽都是差模的，共模可以小一点，但是也不宜太小。如果差模200M，共模40M应该可以接受。

xuriver2012 · 发表于 2013-8-12 16:37:07

回复 6# christiria

63dB的增益小了，会导致较高的SFDR。你的DAC精度是12bit，那么SFDR怎么也要〉66dB吧，那么63dB的增益小了。至少〉80dB才有保证，更高一点会更好，仿真可以验证。

chhwang0123 · 发表于 2019-1-28 15:45:42

thanks for sharing

净月 · 发表于 2023-10-9 18:16:13

请问楼主对于这个问题有更新的解释与参考吗，对于一个DAC什么样的BUFFER是好的，PSRR，GBW，CMRR对于DAC+BUFFER这个系统的所受的影响，谢谢

chinapr · 发表于 2023-10-25 16:35:06

这个很简单啊

[求助] DAC buffer ,怎么做？50M 信号带宽

站长推荐 /1