在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7585|回复: 14

[求助] DAC buffer ,怎么做?50M 信号带宽

[复制链接]
发表于 2012-9-27 18:20:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
12bits DAC因为共模电压需要符合外接器件的要求,需要通过运放来转,这样对运放的要求是什么啊?增益得多少?带宽得多少啊?
有没有好的参考资料阿?
发表于 2012-9-28 09:49:46 | 显示全部楼层
难道是class AB型buffer?
发表于 2012-9-28 10:13:01 | 显示全部楼层
你的reference是多少啊?外接的等效负载是多少啊?有没有具体一点的说明啊?不然怎么讨论啊?
发表于 2012-10-2 00:34:25 | 显示全部楼层
试试二级运放加源随器
 楼主| 发表于 2012-10-18 13:12:43 | 显示全部楼层
其实我最想问的是50M信号带宽,对运放提出的带宽要求是什么?
我怎么去判断我设计的运放是否overdesign了。
负载呢单端负载电容最好是10pf吧,负载电阻应该是至少是大于10k的,应该。以前做过一个LTE上的,用的是classAB,我记得差模反馈是170Mhz,共模好像是30~40M,测试虽然凑合,但自己还真不知道理论上应该做到多少。所以和大家讨论一下。
 楼主| 发表于 2012-10-18 13:20:49 | 显示全部楼层
以前那个DC增益很高100多dB,耗电差不多2mA.最近做了一个采用40nm,做到差模带宽500M以上,共模200Mhz,testbench 128M采样速率使用理想ADC,DAC来提供buffer输入,SFDR可以达到68db。不过这只是仿真,理论上应该怎么设计啊?想知道三个问题
1.是否一定要满足多少个时间常数建立啊?是否有必要做到这么大的带宽?共模,差模带宽理论上多少就可以了?
2.直流增益是否是越大越好?还是选择直流增益低,但是-3dB高的运放?第二次我用的运放就直流增益只有63dB,但只是仿真,请高手指点。
3.合理的功耗应该怎么去算?
 楼主| 发表于 2012-10-18 13:22:57 | 显示全部楼层
共模转换要求从0.5v转换到0.95V,所以你指的参考应该是0.95吧。
发表于 2012-11-19 22:12:51 | 显示全部楼层
有没有进展?想学习学习
发表于 2012-11-20 16:37:40 | 显示全部楼层
ma ke  tongyangxuexi
发表于 2013-7-31 20:00:15 | 显示全部楼层
XUEXIXIA
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 09:42 , Processed in 0.025916 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表