设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › system verilog中关于ref 的求解答

12 / 2 页

返回列表发新帖

楼主: hhc789

[讨论] system verilog中关于ref 的求解答

发表于 2019-7-16 14:38:25 | 显示全部楼层

受教了。。。。。。

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2019-7-19 21:27:30 | 显示全部楼层

学习了！~

回复支持反对

使用道具举报

发表于 2020-9-24 18:11:32 | 显示全部楼层

借楼说一句，ref必须传入变量而不是常数，因为变量才能改变，ref会把相应的数值传给变量，常数不能接受变量值

回复支持反对

使用道具举报

发表于 2021-4-1 17:03:15 | 显示全部楼层

2楼，6楼总结的不错。

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 04:29 , Processed in 0.013015 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表