设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › Verilog-AMS语言可分为数字电路描述子 集Verilog-HDL和 ...
返回列表 发新帖
查看: 2578|回复: 4

[求助] Verilog-AMS语言可分为数字电路描述子 集Verilog-HDL和模拟电路描述子集Verilog-A

[复制链接]
发表于 2012-9-19 08:43:17 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
也就是所Verilog-A只是Verilog-AMS的一部分，这句话对么？
电路

相关帖子
回复

举报

amodaman
发表于 2012-9-19 10:04:43 | 显示全部楼层
差不多可以这么说, Verilog-A和Verilog-AMS是单独发展起来的，虽然中间有相互借鉴的地方．在AMS仿真中模拟部分的行为描述用两者中的任何一个均可。
回复 支持 反对

举报

 楼主| 发表于 2012-9-19 10:19:33 | 显示全部楼层
哦，这个样子，非常感谢
回复 支持 反对

举报

taixushangxian
发表于 2013-7-16 15:13:17 | 显示全部楼层
学习了
回复 支持 反对

举报

taixushangxian
发表于 2013-7-17 17:43:07 | 显示全部楼层
学习了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 07:13 , Processed in 0.024184 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表