在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: Langjity

[求助] 关于Clock INV和BUF的优缺点

[复制链接]
发表于 2012-9-19 17:33:13 | 显示全部楼层
回复 10# sed
Inverter应该是级数多,它必须成对出现才对啊
发表于 2012-9-20 17:08:42 | 显示全部楼层
回复 10# sed
理解了,谢谢啊,牛!
 楼主| 发表于 2012-9-22 10:52:26 | 显示全部楼层
回复 10# sed


    非常感谢你的指教,关于duty cycle这一点确实解释得比较详细,很有道理。
但是我觉得INV的级数一般是要比buffer多吧,并且skew也没有buffer的好吧?
发表于 2018-11-14 15:28:17 | 显示全部楼层
good!
发表于 2018-11-14 17:09:00 | 显示全部楼层
确实是inv duty cycle要好一些
发表于 2018-11-15 08:08:39 | 显示全部楼层
假设clock source到sink的距离是1000um,每250um需要一个buf或inv,一共需要4个buf或INV。同样数量的inv在面积和功耗上有优势。
发表于 2023-7-17 09:34:32 | 显示全部楼层
其实想想负负得正就能够理解为什么需要inv,而不是使用buffer了
发表于 2023-7-17 13:50:13 | 显示全部楼层
关于级数:CTS中级数常常和total distance (net total cap)有关。用inverter比用buffer区别不大,最多要多一级,为了倒一下phase。
是N+1 vs. N,而不是2N vs. N的关系。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:08 , Processed in 0.019020 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表