在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: rockyf16

[讨论] 请教下大家,怎么才能提高验证水平?

[复制链接]
发表于 2012-9-19 21:47:40 | 显示全部楼层
帮顶下,初学验证,希望能找个群!
发表于 2012-9-26 17:27:50 | 显示全部楼层
传说中验证工程师最核心的东西该是验证思想——然而并没有单纯验证方面的理论,只有统一的架构、大量的库、各种结合语言及工具的方法学。。感觉无所适从
 楼主| 发表于 2012-9-27 08:47:13 | 显示全部楼层
回复 5# asic_wang


    谢谢!说的很详细,我打算按你说的做一下。今天才发现自己还在看ieee 2005的版本,刚下了09的准备学习一下。
发表于 2012-9-29 13:38:52 | 显示全部楼层
回复 12# franky362


验证思想无非是CDV之类的东西,其实VMM等也就是那些验证大牛们思想的结晶,是为了更好更快的执行验证思想的一个工具,比如随机验证。
理论总是很玄乎飘渺的,多和牛人、老外打交道,多实践,多分析源码,才能学到东西,提高验证水平。
发表于 2012-9-29 18:11:34 | 显示全部楼层




   LS说的只是testbench建设这块,真正好的DV,更要多了解hw design的特点,帮助更快更好的debug也是重点。
发表于 2012-10-1 21:43:51 | 显示全部楼层
有机会的话,去做项目吧,这样才能学到真本事!“纸上得来终觉浅,绝知此事要躬行”
发表于 2012-10-3 21:41:34 | 显示全部楼层
回复 15# tbb2009

不太明白你说的HW Design特点是什么意思,以我的理解,基本的验证应该是基于Functionality Specification和Architecture Specification。

另外,VMM不仅仅是testbench,而是一套系统的验证方法学。从形式上看,VMM确实只是帮我们搭建了一个Verification Environment,但是其核心还是CDV。
发表于 2012-10-4 16:23:40 | 显示全部楼层


回复  tbb2009

不太明白你说的HW Design特点是什么意思,以我的理解,基本的验证应该是基于Functionali ...
novacreo 发表于 2012-10-3 21:41


testbench是实物,方法学是思想,这些都没错,最终还是会统一于验证DUT上面来。老板s要的是最后成功的tape-out
首先,SPEC也不是万能的,因为是人来制定的难免会有遗漏和前后矛盾的地方,DV通过多一些对 design 实现的方式方法的理解,可以在build VE的时候, 多一些和designer思考问题的overlap,这样其实可以帮助发现SPEC及HW 实现过程中的遗漏和错误。

其次,DV的责任不仅仅是报告中scoreboard里面是否发现mis-match及coverage rate,很多时候还要做HW的初级的debug。也正是在这条boundary上,DV和designer最容易产生矛盾和争论,到底bug是environment还是RTL的?到底谁应该先来debug。我想DV多了解一些designer的思维方式,可以让自己更具有话语权,更快的找到问题,解决问题。正所谓知己知彼。当然DV和designer最终应该是对立统一的。
 楼主| 发表于 2012-10-5 10:52:57 | 显示全部楼层
验证群 158349971 有空大家可以在这里玩~
发表于 2013-11-20 21:05:32 | 显示全部楼层
5楼所言极是~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 19:39 , Processed in 0.030610 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表