在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2063|回复: 2

[求助] microblaze或Powerpc中,如何实现和自已编写的逻辑设计(Verilog)共同访问DDR2呢?

[复制链接]
发表于 2012-9-10 00:02:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
目前已经实现了使用V5在PowerPC下采用mpmc核来控制DDR2了?但是不知道如何实现自己编写的逻辑来访问这个DDR2?请大侠指点。
MPMC的连接端口有PLBV46、XCL、SDMA、VFBC、NPI、MCB,目前PLBV46连接到PowerPC下面了,MCB不适用我现在的v5,那剩下的XCL、SDMA、VFBC、NPI这几个哪个可以实现我需要的设计呢?请大侠指点,谢谢。
发表于 2012-9-12 09:22:28 | 显示全部楼层
不太明白你的意思,既然是SOPC系统,那肯定是通过C语言来访问啊,如果不是SOPC系统,你控制NPI就可以进行读写操作了啊?!
发表于 2017-12-21 13:43:18 | 显示全部楼层
问题解决没,我也想这样做,我想用macroblaze 和自己写的程序访问ddr3,不知道IP支持吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 04:38 , Processed in 0.017748 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表