在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: terminatorlee

[讨论] 基于TSMC 0.18um CMOS 工艺的12Bit,500M Pipeline ADC的SH电路性能分析

[复制链接]
发表于 2012-9-26 23:20:00 | 显示全部楼层
这个。。。S/H的SFDR就这么差了,后面都不用做了...
发表于 2012-10-4 11:11:56 | 显示全部楼层
500k吧,500M的话,你是要逆天啊
发表于 2012-10-4 22:21:12 | 显示全部楼层
楼主没用什么特殊技能吗,只是常规电路的话挑战太大了,感觉你的谐波成分过大应该就是由于建立时间不够引起的
发表于 2013-12-24 15:43:18 | 显示全部楼层
明明是50M啊
发表于 2013-12-25 00:01:57 | 显示全部楼层
这个目标的确极具野心
发表于 2014-6-27 23:14:42 | 显示全部楼层
which paper?!
发表于 2014-6-27 23:18:06 | 显示全部楼层
卧槽,由小富人 变成蓝领工人!
发表于 2014-9-18 00:24:56 | 显示全部楼层
dfdfddfdsfdsfsdfsdfd
发表于 2014-10-12 21:05:06 | 显示全部楼层
我倒是做过12bit 200M的Pipelined项目,这差不多已经到极限了。你这500M是要逆天吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 23:35 , Processed in 0.029624 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表