请问如何在candence里面输出verilog网表？

bookbike · 发表于 2012-9-3 17:15:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题。想用cadence里面的verilog-xl仿真。但是提示无效的可执行verilog文件，不知道怎么回事。主要是对这个软件不熟悉。想输出网表调入到modlesim中。不知道有什么方法呢？

chenfengrugao · 发表于 2012-9-3 17:37:13

本帖最后由 chenfengrugao 于 2012-9-4 10:47 编辑

应该是verilog-xl的命令没用对。
初次接触用nclaunch命令吧。nclaunch是图形界面的。
命令的形式可以用irun tb.v dut.v，默认参数。

另外，这个verilog-xl是不能输出网表的，只能仿真。综合是用cadence的RTL Complier。

bookbike · 发表于 2012-9-3 18:22:43

回复 2# chenfengrugao

哥们，介不介意教教我。。。我的QQ117061272

chenfengrugao · 发表于 2012-9-4 10:53:51

在安装目录下有帮助文档/asic/INCISIV/doc/nclaunch/nclaunch.pdf
或者论坛里找找帖子

公司里没法上QQ，抱歉

204204 · 发表于 2015-9-28 17:33:08

回复 1# bookbike

你好，我遇到了同样的问题，请问您解决了吗

[求助] 请问如何在candence里面输出verilog网表？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1