在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4375|回复: 8

[讨论] 分频器时钟 skew 的约束

[复制链接]
发表于 2012-8-24 19:18:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近做一分频器,输入是一个1.44g的时钟,2分频为720M,在对720M进行12分频为60M,
输出分别是1.44g,720M,60M的时钟,后端怎么做来保证这三个输出时钟的skew最小呢,

目前约束是这样加的,对720M,60M时钟设置 Generated Clock,
将三个时钟输出端口分布设置成 stop pin ,
在设置target skew 进行约束,

这样能进行一定的优化,有没有更好的办法?
发表于 2012-8-24 20:03:41 | 显示全部楼层
三个时钟要做同步么?
发表于 2012-8-24 23:28:22 | 显示全部楼层
没必要将三个时钟输出端口分布设置成 stop pin
 楼主| 发表于 2012-8-25 09:03:49 | 显示全部楼层
回复 2# 4169641


    是的,
 楼主| 发表于 2012-8-25 09:05:55 | 显示全部楼层
本帖最后由 eagle723 于 2012-8-25 09:07 编辑

回复 3# 陈涛


    不设置的话,输出端口默认的是 exclude pin 吧,
  那怎么保证三个时钟的同步呢?
发表于 2012-8-25 23:41:34 | 显示全部楼层
实在skew难调的话,可以用命令balance 这3个clock
发表于 2012-8-26 00:48:08 | 显示全部楼层




    所謂“保证这三个输出时钟的skew最小”一般是指它們的leaf pin的skew最小,而不是3個時鐘的root點的skew
 楼主| 发表于 2012-8-26 09:33:16 | 显示全部楼层
回复 6# michaelll


    因为后两个是generated clock ,这三个时钟输出端口是同一个时钟域了
 楼主| 发表于 2012-8-26 09:44:57 | 显示全部楼层
回复 7# 陈涛


    谢谢版大回复,

    这个是说:在分频器的输出端口其实不必要将这三个的skew做到最小,将来在别的模块根据不同的latency, 做这三个时钟之间的skew,

     确实这样约束更合理了,这个是pll里的一个分频器了,回去和人讨论下看行不。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 08:02 , Processed in 0.024352 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表