在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1367|回复: 2

[求助] AM$ Designer LAB中碰到的一个问题

[复制链接]
发表于 2012-8-21 23:21:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用5141u$r6和1U$920运行AM$ designer lab.
运行到am$_SARlab时,发现无法进行编译
报错找不到discipline.h和constrain.h,导致verilog语法都无法编译。
搜索了下,确实没这个文件,但我又不是很了解这两个是什么。
应该如何解决。
谢谢!
发表于 2012-8-22 09:48:22 | 显示全部楼层
是不是你写程序的开头没有写include进去这两个文件?
 楼主| 发表于 2012-8-22 11:03:00 | 显示全部楼层
程序里面有,但是找不到,我不知道是哪里的环境文件里面没设置好。
Snap1.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:45 , Processed in 0.017094 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表