在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2125|回复: 4

[资料] 基于Verilog+hdl的FPGA设计与工程应用_源代码(好东西)

[复制链接]
发表于 2012-8-16 15:37:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA是设计出来的。就是这样。 基于Verilog hdl的FPGA设计与工程应用_源代码.rar (9.47 MB, 下载次数: 190 )
发表于 2012-8-17 08:37:58 | 显示全部楼层
什么东西?你说这话时候是什么意思?饭是好东西,饭是做出来的,晕死了,是什么饭,盐的还是甜的,
发表于 2012-8-17 09:55:59 | 显示全部楼层
谢谢!要是有书就更好了
发表于 2012-11-17 15:46:35 | 显示全部楼层
好东西  有木有电子书?
发表于 2013-4-3 21:37:00 | 显示全部楼层
好东西啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-10 00:03 , Processed in 0.055361 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表