向各位大侠讨教一下，芯片里数字模拟电源隔离的方法，Dnwell的隔离一般加多大

GX_RF

混合信号电路中，数字电源到模拟模块应该如何隔离，加Dwell的话，加多大比较合适，数字电源到PLL

pfyao

借贴求教：DNE深N井，能不能详细介绍一下这种工艺。我看到这种结构中常常有两个地线，这是出于什么考虑。比较关心在器件结构和版图中，采用这种结构主要是出于什么考虑。