设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › is the clock constraints of top module the same as t ...
返回列表 发新帖
查看: 2648|回复: 5

is the clock constraints of top module the same as that of submodule.

[复制链接]
quan228228
发表于 2006-3-23 10:27:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
hope someone can give me a detailed information.
very thanks for  you.
detailed, someone

相关帖子
回复

举报

quan228228
 楼主| 发表于 2006-3-23 11:20:32 | 显示全部楼层

is the clock constraints of top module the same as that of submodule.

有没有人帮忙啊。
回复 支持 反对

举报

老扁
发表于 2006-3-23 15:00:45 | 显示全部楼层

is the clock constraints of top module the same as that of submodule.

不清楚你要问哪些constraints，应该基本上都是一样的。
除非你要设latence之类的约束！
回复 支持 反对

举报

quan228228
 楼主| 发表于 2006-3-23 15:15:49 | 显示全部楼层

is the clock constraints of top module the same as that of submodule.

老扁：
我想问的是在对子模块进行综合时clock方面的约束和在对最顶层模块进行综合时在clock方面的约束有什么不同吗？
谢谢！
回复 支持 反对

举报

老扁
发表于 2006-3-23 16:08:13 | 显示全部楼层

is the clock constraints of top module the same as that of submodule.

基本上没什么不同。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

quan228228
 楼主| 发表于 2006-3-23 17:19:12 | 显示全部楼层

is the clock constraints of top module the same as that of submodule.

谢谢。
那是在面试时被问的，感觉也是一样的。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-13 02:23 , Processed in 0.021628 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表