大量工程用FPGA的Verilog HDL源代码，分门别类

哈欠 · 发表于 2015-7-23 14:43:02

啊如果告诉我们一下大致的内容就好了~~~

zhuzhiqi · 发表于 2015-7-23 20:23:18

关于什么的？

fenglichen · 发表于 2015-7-26 11:03:45

楼主好人

lgg603 · 发表于 2015-7-26 18:54:34

看看，谢谢

murphy522 · 发表于 2015-7-26 22:08:22

没这个必要，其实各个FPGA厂商都提供了支持该厂综合器的代码规范。 quartus_handbook.PDF xst.PDF vivado 同样有。厂家早就规定了代码该怎么写，只是很多设计者不看不听不问而已，搞得综合器编译结果与设计者期望不一致。

liushaopo · 发表于 2015-7-28 14:26:04

收藏，学习

花涛 · 发表于 2015-7-30 09:44:01

谢谢分享

crystalkds · 发表于 2015-7-31 15:23:48

好的东西啊

zhanghya04 · 发表于 2015-7-31 16:38:22

已下载来看，谢谢分享

Zenor · 发表于 2020-4-13 17:16:23

谢谢分享

[资料] 大量工程用FPGA的Verilog HDL源代码，分门别类