在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wintoborn

[资料] 《集成电路版图LAYOUT设计与Cadence》讲义

[复制链接]
发表于 2013-4-8 15:13:31 | 显示全部楼层
3Q  下来慢慢学
发表于 2013-4-9 12:33:16 | 显示全部楼层
为吾问无为谓吾问无为谓吾问无为谓吾问无为谓
发表于 2013-4-9 16:02:54 | 显示全部楼层
回复 1# wintoborn


   挺好的资料
发表于 2013-4-9 18:13:37 | 显示全部楼层
下下来看看  不知道怎么样  谢谢
发表于 2013-4-14 15:47:41 | 显示全部楼层
满基础的
发表于 2013-4-15 12:59:42 | 显示全部楼层
谢谢分享:)
发表于 2013-4-15 14:38:41 | 显示全部楼层
先下了看看,但愿没重复。
发表于 2013-4-16 10:56:13 | 显示全部楼层
谢谢,很好的资料
发表于 2013-4-16 13:06:19 | 显示全部楼层
多谢!
发表于 2013-4-25 05:30:41 | 显示全部楼层
刚刚开始学习analog layout, 希望这个资料有用啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 06:52 , Processed in 0.021279 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表