设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Synthesis and Optimization of High-fanout Nets Using ...

123 4 / 4 页下一页

发新帖

楼主: zhjjg123

Synthesis and Optimization of High-fanout Nets Using Design Compiler

发表于 2007-9-6 14:26:48 | 显示全部楼层

正需要，谢谢楼主

回复支持反对

发表于 2008-8-9 09:23:27 | 显示全部楼层

Synthesis and Optimization of High-fanout Nets Using Design Compiler

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-7-2 06:10:51 | 显示全部楼层

very good!!

回复支持反对

发表于 2009-9-7 14:34:46 | 显示全部楼层

Thanks & Great!!

回复支持反对

发表于 2009-11-24 00:17:19 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-12-20 22:06:17 | 显示全部楼层

！！！谢谢了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-12-21 08:52:40 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-12-21 16:16:32 | 显示全部楼层

感谢楼主!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-5-21 16:09:13 | 显示全部楼层

dddddddddddddddddd

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-5-30 16:56:28 | 显示全部楼层

感谢分享资源！

回复支持反对

123 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 12:31 , Processed in 0.023082 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表