设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Standard for Standard Delay Format(SDF) for the ...

1 234 / 4 页下一页

发新帖

楼主: zhjjg123

IEEE Standard for Standard Delay Format(SDF) for the Electronic Design Process

发表于 2010-9-6 13:59:16 | 显示全部楼层

thanks

回复支持反对

发表于 2010-10-3 01:15:50 | 显示全部楼层

不错的东西，谢谢楼主！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-10 10:53:31 | 显示全部楼层

很好，很强大

回复支持反对

发表于 2010-12-10 21:21:59 | 显示全部楼层

good info. thx

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-18 08:54:48 | 显示全部楼层

yifen好资料啊！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-9 13:20:21 | 显示全部楼层

thanks!!!!!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-11-22 16:29:18 | 显示全部楼层

thanks for you & your reference!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-11-27 21:47:22 | 显示全部楼层

下了再说

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-12-6 06:48:38 | 显示全部楼层

nice post! Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-12-26 16:18:50 | 显示全部楼层

很好的资料，IEEE标准，大家可以下载，

回复支持反对

1 234 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-27 21:11 , Processed in 0.019431 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表