在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5563|回复: 9

cpu性能评估

[复制链接]
发表于 2012-7-31 09:01:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
hi:
    我现在想通过dhrystone算法对Cortex-M3系统做一下性能评估。系统比较简单:只是CPU,总线矩阵,ROM和RAM。但是测试结果却是0.4DMIPS/MHz为什么会这么低呢?看网上对CM3性能的评估是1.25DMIPS/MHz。
    我看了一下dhrystone算法的计算方法:
    最终结果是=HZ*Times/user_time
    换算成DMIPS只需要除以1750就可以了。
    至于HZ是一个常数:200
    Times是一个自己设定的数值,我设定的是512次
    我使用的是1MHz的时钟执行上述的运算,目的是为了直接得出DMIPS/MHz。通过一个timer每10ms产生一个nmi中断。
    各位能不能帮我看看为什么会这么小的结果。
    另外我的rom和ram模型都是相对理想的模型,不会导致读写耗时。是不是软件哪里有错误啊。
发表于 2012-7-31 10:32:05 | 显示全部楼层
等待大侠解释。呵呵。学习学习。
发表于 2012-7-31 12:38:45 | 显示全部楼层
纯支持下
 楼主| 发表于 2012-8-1 12:37:39 | 显示全部楼层
hi:
  汇报一下最近的测试情况,通过将dhrystone的c代码在keil上选择优化编译以后,cm3的测试性能提升上来了。需要在c/c++的编译选项中选择level 3 (-03)选项,并且选择上按时间优化,还有一些选项,也可以尝试选择,都会在代码的编译上做优化。经过上述c编译策略以后系统的性能能够提高得到0.9DMIPS/MHz了。
  再仔细看了一下,系统中还有耗费cpu访问延时的地方。第一是:你的程序最好放在一个双端口的rom,其中一个端口通过cm3的i总线直接访问,另一端口通过d总线访问。第二是:最好将ram放在cm3的ram区间,这样只能通过cm3的s总线进行访问。(这样改进系统以后,系统的性能会提高几十个周期,同时系统的性能从0.9DMIPS/MHz提升到了1.0xDMIPS/MHz)。不过这个结果和cm3的1.25DMIPS/MHz还有一定的差距,并且还不小。
  那么能不能说剩下的损耗是由于keil的代码编译深度影响的呢?或者说arm公司在测试cm3性能的时候使用的软件更理想?
发表于 2012-8-29 16:23:35 | 显示全部楼层
正想学习一下.谢谢!
发表于 2012-8-31 15:39:25 | 显示全部楼层
学学,学无止境
发表于 2012-11-5 00:46:55 | 显示全部楼层
厂商提供的DMIPS,通常是假设一个理想的0延迟存储器模型,而且在编译上会有针对性优化。
这个指标基本上是用来打广告的,意义不大。
发表于 2012-11-9 17:05:25 | 显示全部楼层
xuexi  xuexi
发表于 2018-11-27 18:46:34 | 显示全部楼层
学习中。。。。
发表于 2018-11-27 18:48:31 | 显示全部楼层
学习中。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:21 , Processed in 0.025464 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表