设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 强烈建议:大家应该仔细研究学习SYSTEM VERILOG ...
12
返回列表 发新帖
楼主: wangzi

强烈建议:大家应该仔细研究学习SYSTEM VERILOG

[复制链接]
发表于 2007-11-25 22:14:06 | 显示全部楼层
本人也觉得systemVerilog将会大行其道，现在的芯片设计验证的工作地位很高！
回复 支持 反对

使用道具 举报

发表于 2007-11-26 00:44:09 | 显示全部楼层
对于菜鸟能不能推荐几本书，比较经典的
回复 支持 反对

使用道具 举报

发表于 2007-11-26 11:10:04 | 显示全部楼层
bu zhi dao shi shen me dd
回复 支持 反对

使用道具 举报

crazyk
发表于 2007-11-26 13:26:13 | 显示全部楼层
不太懂芯片的验证指什么，是前、后仿真吗
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2007-11-29 00:50:43 | 显示全部楼层
我也想知道是怎么回事?
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 17:34 , Processed in 0.605590 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表