pr之后做sta时，是否还需要set_load的约束？

soliderjo · 发表于 2012-7-21 23:52:02

至于set_drive和set_driving_cell我也是只在dc的时候去约束一个驱动电阻。

AveryYoung · 发表于 2012-7-22 09:12:55

本帖最后由 AveryYoung 于 2012-7-22 09:15 编辑

回复 10# yiyeyo

“以这个port为end point”，这里的port是指代pad的输出端口还是输入端口？

”工具会对其优化“：是采用什么样的优化？对于一个foundary给定的pad，而且综合时候会加上dont_touch属性，工具会在哪里优化？

yiyeyo · 发表于 2012-7-22 18:38:13

回复 yiyeyo

“以这个port为end point”，这里的port是指代pad的输出端口还是输入端口？
...
AveryYoung 发表于 2012-7-22 09:12

登录/注册后可看大图

当然是输出端口了，pad本身自然不动了，但是regout这一级的路径上的cell 优化了

AveryYoung · 发表于 2012-7-22 20:42:07

回复 13# yiyeyo

你的意思是否是说，优化了reg2out（代码中的输出端）可以改善pad的输入端的时序等，最后就会影响到pad的输出端，从而满足set_load所预估的约束？

何奎 · 发表于 2012-7-23 12:17:17

需要的

zhaojianhua180a · 发表于 2013-5-25 17:31:59

请教前辈,icc中运行Rail分析，在终端里显示“Invoking PrimeRail”，但PrimeRail窗口就是不出现，

请问什么原因？感激涕零。

详细请看看我的求助帖子，如下链接：
http://bbs.eetop.cn/viewthread.p ... highlight=primerail

zhaojianhua180a · 发表于 2013-5-25 17:33:44

请教前辈,icc中运行Rail分析，在终端里显示“Invoking PrimeRail”，但PrimeRail窗口就是不出现，

请问什么原因？感激涕零。

[求助] pr之后做sta时，是否还需要set_load的约束？

站长推荐 /2