在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 5877|回复: 15

[求助] DC-DC内部模拟电源中限流管

[复制链接]
发表于 2012-7-11 20:29:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
附图中为DC-DC中的模拟电源,包括关断比较器与一个EN控制电路,M10结型场效应管,栅极接地,它在电路中起到限流和降压的作用。IN输入端电压从4.75至20V,M1、M2、M3的漏端保持在大概4.5V左右。
右边为一个带隙基准构成的类似LDO的结构,Mref为逻辑输出电压。不知道这样分析是否正确。
不知道有没有大虾见过或采用过这种结构,请问如果工艺中没有结型场效应管,能不能实现这种结构。PS:主要是让M10的下端电位不随输入变化,并保持在4.5V左右。

1.png
发表于 2012-7-11 23:58:37 | 显示全部楼层
1) 没有JFET情况下,你可以用高压DMOS来替代。电路要麻烦点。因为你要regulate DMOS的 GATE电压。也就是产生一个简单的LDO。这个LDO输出为4.5V。(这个电压可以比较粗糙,电压就可以了。)
2)图中左边为产生电流BIAS的电路。不是什么关断比较器。中间为使能control电路。 让最右边的基准工作起来。
3)mref为基准电压输出端。通过Q76,Q75比例,如1:4 or 1:8来产生PTAT电流I=VTlnn/R3.
R5端电压就可以求出来了。=vbe76+I*R4. 通过R6与R5的分压关系求出mref
发表于 2012-7-12 09:39:07 | 显示全部楼层
好东西啊,我要认真学习一下
 楼主| 发表于 2012-7-12 10:54:30 | 显示全部楼层
谢谢您的解答,按照您所说,能不能先设计右边的带隙基准结构,通过带隙输出的提升电压给DMOS管提供GATE电压。
但如果这样的话,M1-M7的源端估计只能做到3V多。
另外,DC-DC整流管和开关管的驱动级也有一部分(这部分直接驱动开关管和整流管)采用JEFT来限流和降压,而不是由逻辑电源供电,可能是考虑到电流比较大,这部分的JEFE有6个并联。如果也用LDO行不行。
发表于 2012-7-12 14:33:38 | 显示全部楼层
有意思。
 楼主| 发表于 2012-7-13 01:33:53 | 显示全部楼层
没人遇到过同样的问题吗?
发表于 2012-7-17 11:07:01 | 显示全部楼层
M10 可以用HVNMOS, Gate端對地接5.6V zener 對IN接限流電阻, 收工

如果要電流小又要電壓又要精準,  那線路會變的很複雜
发表于 2012-8-6 23:13:53 | 显示全部楼层
好东西。。。学习了!
发表于 2012-10-20 23:54:25 | 显示全部楼层
好东西。。。学习了!
发表于 2012-10-29 21:04:16 | 显示全部楼层
学习了 高手还是不少
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 06:39 , Processed in 0.025702 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表